微電子所在高遷移率溝道MOS器件研究方面取得進展

　　中國科學院微電子研究所高頻高壓器件與集成研發中心研究員劉洪剛、副研究員王盛凱帶領CMOS研究團隊在國家科技重大專項02專項、國家“973”課題和國家自然科學基金等項目的支持下，對high-k/III-V、high-k/Ge界面的缺陷行為及控制方法開展了系統研究，經過近5年的持續攻關，取得了重要的研究成果。

　　以InGaAs為代表的III-V族半導體材料和Ge材料具有優異的電子和空穴遷移率，其良好的界面有利于顯著提升MOS器件的遷移率，是超高速、低功耗CMOS器件的理想溝道材料。然而，由于high-k/InGaAs、high-k/Ge的界面穩定性較差，在界面處存在大量缺陷形成的載流子散射中心，阻礙了遷移率的提高，嚴重影響了器件的最終性能。

　　針對這一核心問題，CMOS研究團隊創新性地在high-k/InGaAs界面插入極薄外延InP層，將high-k/InGaAs的界面缺陷有效推移至high-k/InP之間。通過采用多硫化氨[(NH4)2Sx]對InP進行表面鈍化處理并結合低溫原子層高k介質沉積技術，有效抑制了在介質沉積以及金屬化后退火過程中的表面氧化和磷原子脫附效應，成功將high-k/InP界面的最低缺陷密度降低至2×1011 cm-2eV-1（(圖1（a）），有效克服了high-k/III-VMOS電容積累區頻散這一普遍性難題，達到世界領先水平（圖1（b））。

　　與III-V族溝道不同，在high-k/Ge界面適當引入GeOx層有助于降低界面缺陷密度。由于GeO在420度以上高溫環境下會發生明顯的脫附現象，進而導致界面性能嚴重退化，因此，高溫常壓（400-550度）熱氧化方法不適合GeOx界面層的形成。CMOS研究團隊提出在原子層高k介質沉積過程中，循環利用臭氧進行低溫（300度）原位臭氧氧化，抑制了GeO的高溫脫附，同時有效借助了高k介質沉積過程中對臭氧分子的阻擋作用，獲得了高質量極薄GeOx界面層。通過該方法，成功將high-k/Ge界面的最低缺陷密度降低至2×1011 cm-2eV-1以下，達到了世界先進水平（圖2），同時，光學和電學表征證實，在低溫臭氧處理過程中，介質漏電以及介質內部的缺陷數量均得到有效降低，為Ge-MOS器件應用提供了解決方案。

　　上述研究成果得到了化合物半導體雜志Compound Semiconductor 的持續關注，王盛凱受邀為該雜志撰寫了題為Turbo Charging the Channel 的專題文章（Feature Article），該成果發表于Compound Semiconductor 2016年1月/2月刊。

圖1.（a）采用低溫ALD工藝結合表面硫鈍化技術的high-k/InPMOS電容的電容—電壓曲線及界面態密度分布，（b）high-k/InP的界面的Dit低于2×1011cm-2eV-1，達到了世界領先水平。

圖2.（a）采用原位循環臭氧氧化技術的high-k/GeMOS電容的電容—電壓曲線及界面態密度分布，（b）high-k/Ge界面的最低Dit低于2×1011cm-2eV-1，達到了世界先進水平。