位置： OFweek電子工程網 > 其它 > 正文
物聯產品&設備電磁兼容參考設計思路
2019-10-16 08:42
一個常用的做法是選擇參數相差100倍的電容進行并聯，以保證在其較寬的頻段范圍內始終保持電容特性。
自諧振之前主要是電容起作用 ＝ 去耦效果較好
自諧振之后主要是電感起作用 ＝ 去耦效果較差
數字芯片均應做去耦設計，特別是攜帶豐富高次諧波的數字電源引腳，通常用0．1μＦ電容與1nF電容并聯。
對于數字芯片中因結構、傳輸路徑等客觀因素影響的關鍵信號均應做去耦設計，去耦時應注意不要影響信號的正常傳輸。
對于特別敏感的電路單元，在成本允許和結構設計時應充分考慮，針對輻射試驗項目屏蔽材料選擇鋁或銅等金屬，設計時為保證足夠的屏蔽效能應保證低接地阻抗。
5．結構級、PCB級設計
結構上需要考慮靜電放電、射頻電磁場輻射、輻射發射三項EMC試驗項目，下面主要以因結構限制，在PCB設計中常出現的一些問題進行分析。
常見問題一：
產品電路板自身結構緊湊，內部常由幾塊PCB構成，PCB之間通過插針、互聯排線等連接，如何進行EMC設計！
上面這些都是EMC最為脆弱的環節，當連線長度與干擾頻率的波長可比擬時，既容易接收到外界的干擾，也容易將內部干擾帶出產品，引起EMI超標。
設計時可從以下三方面著手解決：
A．連接插件及端子中傳遞的信號進行濾波；
B．盡量減少插針、互聯排線的長度；
C．增加地針數目，最好采用“地－信號1－地－信號2－地－信號3－地”…等的定義方式，減少信號的回路面積，降低不同PCB之間的地阻抗！
常見問題二：
針對液晶顯示屏，LED指示燈，孔縫等如何進行靜電ESD的防護！
在設計中建議對液晶顯示屏采取透明材料絕緣處理，或增大與內部電路的放電距離；采用隔離的方法不要將干擾引入主IC的內部電路。
PCB布線時應注意：
A．波器設計時要讓輸入輸出分開，避免耦合；
B．對關鍵芯片的敏感信號去耦時，去耦電容應緊靠其管腳，以減小回路面積；
C．敏感信號不能從晶振底部穿越，也不能離靠近接口端子等等；長距離傳輸時，應注意采用包地方式；
D．盡量縮短關鍵信號的走線路徑距離，采用伴地設計時，注意增加地過孔的數目；注意不要讓敷地存在地割裂情況；保證地平面的完整性，關鍵信號能鏡像回流！
E．通過增加距離來降低相信號通道間的空間耦合；通過正交來解決PCB頂層和底層信號的相互影響；
常見問題三：
如何“接地”！如何單點接地！對于接地點位置的選擇十分重要，設計時應保證接地點位于干擾信號注入端口且具有低的接地阻抗，通過電容可對共模干擾信號能進行旁路。
當地不干凈時，共模干擾信號可能會從地反竄流入信號造成地污染，所以結構設計和PCB設計時，常用做法輸出端口與背板的接地連接，注意電路中初次級電路的設計，且留有一定的距離（要求安全考慮）。